Boundary scan description language
- Boundary scan description language
Boundary scan description language (BSDL) is a description language for electronics testing using JTAG. It has been added 1996 to the IEEE Std. 1149.
Boundary Scan Description Language (BSDL) is a subset of VHDL that is used to describe how JTAG (IEEE 1149.1) is implemented in a particular device. For a device to be JTAG compliant, it must have an associated BSDL file.
These files are often available for download from manufacturers' websites (see below).
JTAG systems uses the information contained in a BSDL file to work out how to access a device in the JTAG chain.
BSDL files contain the following elements:
Entity Description: Statements naming the device or a section of its functionality.
Generic Parameter: A value such as a package type. The value may come from outside the current entity.
Port Description: Describes the nature of the pins on the device (input, output, bidirectional, linkage).
Use Statements: References external definitions (such as IEEE 1149.1).
Pin Mapping(s): Maps logical signals in the device to physical pins.
Scan Port Identification: Defines the pins used on the device to access the JTAG capabilities (TDI, TDO, etc - the Test Access Port).
Instruction Register Description: The signals used for accessing JTAG device modes.
Register Access Description: Which register is placed between TDI and TDO for each JTAG instruction.
Boundary Register Description: List of the boundary scan cells and their functionality.
Wikimedia Foundation.
2010.
Look at other dictionaries:
Boundary Scan Description Language — Die Boundary Scan Description Language (kurz: BSDL) ist eine Sprache zur Beschreibung von Boundary Scan Test Fähigkeiten JTAG kompatibler elektronischer Bauteile. Der Boundary Scan Test ist ein Testverfahren für elektronische Bauteile, mit dem… … Deutsch Wikipedia
Boundary scan description language — Le Boundary scan description language (BSDL) est un langage de description utilisé pour tester des puces électroniques grâce à un port JTAG. C est un sous ensemble du VHDL. Portail de l’informatique Catégorie … Wikipédia en Français
Boundary scan — is a method for testing interconnects (wire lines) on printed circuit boards or sub blocks inside an integrated circuit.The Joint Test Action Group (JTAG) developed a specification for boundary scan testing that was standardized in 1990 as the… … Wikipedia
Joint Test Action Group — (kurz JTAG) bezeichnet den IEEE Standard 1149.1, der eine Ansammlung von Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Das heute prominenteste und gleichzeitig zuerst in JTAG implementierte… … Deutsch Wikipedia
Joint Test Action Group — (JTAG) is the usual name used for the IEEE 1149.1 standard entitled Standard Test Access Port and Boundary Scan Architecture for test access ports used for testing printed circuit boards using boundary scan.JTAG was an industry group formed in… … Wikipedia
BSDL — Die Boundary Scan Description Language (kurz: BSDL) ist eine Sprache zur Beschreibung von Boundary Scan Test Fähigkeiten JTAG kompatibler elektronischer Bauteile. Der Boundary Scan Test ist ein Testverfahren für elektronische Bauteile, mit dem… … Deutsch Wikipedia
IEEE 1149.1 — JTAG steht für Joint Test Action Group und bezeichnet normalerweise den IEEE Standard 1149.1, der ein Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Der JTAG Standard entstand durch einen… … Deutsch Wikipedia
JTAG — steht für Joint Test Action Group und bezeichnet normalerweise den IEEE Standard 1149.1, der ein Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Der JTAG Standard entstand durch einen… … Deutsch Wikipedia
BSDL-файл — (англ. Boundary Scan Description Language) это текстовый файл, написанный на VHDL подобном языке описания для периферийного сканирования, содержащий информацию об архитектуре регистров периферийного сканирования микросхемы. Является… … Википедия
JTAG — JTAG, un acrónimo para Joint Test Action Group, es el nombre común utilizado para la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary Scan Architecture para test access ports utilizada para testear PCBs utilizando escaneo de… … Wikipedia Español
